<wbr id="2bxcb"><ins id="2bxcb"><table id="2bxcb"></table></ins></wbr>
<u id="2bxcb"><bdo id="2bxcb"></bdo></u>

  • <video id="2bxcb"><input id="2bxcb"></input></video>
  • <wbr id="2bxcb"><table id="2bxcb"><p id="2bxcb"></p></table></wbr>
    <video id="2bxcb"><input id="2bxcb"></input></video>

    <td id="2bxcb"><table id="2bxcb"></table></td>

  • <p id="2bxcb"><pre id="2bxcb"></pre></p>
    <mark id="2bxcb"></mark>
  • <u id="2bxcb"><sub id="2bxcb"></sub></u>
  • 您现在的位置:融合网首页 > 芯片 > 标准 >

    固态技术协会将发布首个3D芯片接口标准

    来源:OFweek电子工程网 作者:佚名 责任编辑:admin 发表时间:2011-12-22 12:18 
    核心提示:三星(Samsung)公布了首个用TSV实现的mobileDRAM,该存储器带有WideIO接口(链接),目前看来,该存储器已经符合了由JC42.6工作小组定义的JEDEC标准。事实上,三星也是JC42.6WideIO工作小组的会员之一。

    继今年稍早宣布投入开发3DIC标准后,JEDEC(固态技术协会)表示,最快今年12月底或明年一月初,将可公布首个3DIC接口标准。

    在GSA的3DIC工作小组于上周举行的会议中,英特尔的Ken Shoemaker介绍了关于WideIO存储器规范在电子和机械接口方面的细节。

    JEDEC已开始发布3DIC标准──在2009年11月,该机构便公布了针对采用过孔硅(TSV)技术的3D芯片堆叠所制定的JEP158标准。而即将问世的WideIO标准,看来似乎可望在SEMI、Sematech和Si2等推动3DIC标准的竞赛中取得领先。

    业界人士普遍认为,LPDDR2的频宽会在WideIO存储器商用化以前便遭市场淘汰。而在此期间,预计LPDDR3(即LPDDR2的下一代版本)将可支持更高的操作频率,并提供比LPDDR2更低的功耗,以填补此一差距。800MHz的LPDDR3要比533MHz的LPDDR2多出50%以上的频宽,但其引脚数却与LPDDR2相当。

    WideIO是由JEDEC工作小组JC42.6于2008年12月着手开发,主要是针对当前在同一封装中整合逻辑和DRAM,以降低互连电容的3D标准所开发。即将公布的规范定义了最多4个晶粒堆叠而成的存储器立方体,可连接逻辑SoC,最大封装尺寸为10x10x1mm。

    针对WideIO的JC42.6规范了逻辑到存储器接口(logictomemoryinterface,LMI),是由JEDEC旗下JC42.6(Low Power DRAM)和JC11两个委员会所共同制定,其中JC11主要负责芯片封装的机械标准部份。在存储器逻辑和存储器之间的机械接口一般称之为微型圆柱栅阵列(MicroPillar GateArray,MPGA)链接。

    至于逻辑和存储器之间的互连方式则并未指定,可以是微凸块或微型圆柱(micropillars)等。该标准还规范了用于测试互连连续性的边界扫描、后组装阶段的直接存取存储器测试、存储器芯片中的热传感器位置,以及芯片到芯片间接口的精确机械布局等。

    此一标准并未指定存储器到逻辑的互连设计或组装方法。同时无论在存储器或逻辑芯片上,也都并未针对TSV的尺寸及位置指定互连的精确位置。另外,存储器和逻辑芯片的厚度、组装方法和后组装测试方法也都未指定。

    WideIO的详细规范包括:

    WideIO定义了4个存储器通道,在LMI上有1,200个连接:

    每个通道都有6列和50行,共300个连接(193个信号);

    40nm的小型衬底/凸块/TSV间距;

    每通道宽128字节,总共512字节;

    每个通道均包含所有的控制、电源和接地通道

    通道之间共享电源连接

    每个通道均可独立控制

    独立的控制、时脉和数据

    通道之间的引脚位址对称

    数据传输速率266mtps

    总频宽:17GB/s(每通道4.26GB/s)

    WideIO的布局规划(floorplan)同时描述了可在组装中针对机械强度和晶粒的共面性选择支持凸块或微型圆柱。而相容的底部填充胶则可用于减轻逻辑和存储器晶粒之间的应力,同时将热均匀地分布在晶粒表面上。也可以使用一个硅中介层(interposer)作为第四个晶粒与逻辑SoC连接的接口,以因应热机械方面的挑战。

    由于DRAM的自我刷新速率会随温度而变化,因此必须密切注意存储器-逻辑堆叠的热管理。为了提高产品可靠度,在逻辑芯片热点和DRAM内的热感测器之间的温度三角洲都必须设法最小化。由于其采用的制程不同,DRAM和逻辑SoC设计小组必须紧密合作,在制造‘堆叠’芯片时互相交流资讯。这个设计小组可能必须要对热点设计进行权衡,然而,这部份交换资讯的方法却由于JEDEC并未涉及而缺乏标准化。

    三星的存储器立方体

    2011年2月,三星(Samsung)公布了首个用TSV实现的mobileDRAM,该存储器带有WideIO接口(链接),目前看来,该存储器已经符合了由JC42.6工作小组定义的JEDEC标准。事实上,三星也是JC42.6WideIO工作小组的会员之一。

    其晶粒面积为64.34mm2,比1GB的LPDDR2大了25%。整颗芯片是由4个对称的4×64Mb阵列、周边电路和微凸块所构成。为了降低功耗并支援高传输频宽,该设计藉由采用44×6微凸块衬底来减少I/O驱动器加载。其微凸块尺寸20×17μm,间距250μm。该公司的TSV孔径7.5μm,电阻值0.22~0.24Ω,电容值47.4fF。

    三星并未公布其WideIODRAM的可靠性资料。依目前生产TSV的成本结构来看,要制造WideIO接口的元件显然更加昂贵,不过,这个问题或许可藉由大量生产来解决。长远看来,该技术确实具备着降低成本及提供更高性能的潜力。

    本文小结

    对整合逻辑和存储器的3DIC而言,首个针对WideIO的商用化标准至关重要。尽管技术上的创新从不停歇,但现阶段在异质堆叠元件的设计团队之间仍然缺乏可交换设计数据的标准。此外,降低成本和改善制程也是未来必须努力的主要方向。

    (责任编辑:admin)
      • “扫一扫”关注融合网微信号

      免责声明:我方仅为合法的第三方企业注册用户所发布的内容提供存储空间,融合网不对其发布的内容提供任何形式的保证:不保证内容满足您的要求,不保证融合网的服务不会中断。因网络状况、通讯线路、第三方网站或管理部门的要求等任何原因而导致您不能正常使用融合网,融合网不承担任何法律责任。

      第三方企业注册用户在融合网发布的内容(包含但不限于融合网目前各产品功能里的内容)仅表明其第三方企业注册用户的立场和观点,并不代表融合网的立场或观点。相关各方及作者发布此信息的目的在于传播、分享更多信息,并不代表本网站的观点和立场,更与本站立场无关。相关各方及作者在我方平台上发表、发布的所有资料、言论等仅代表其作者个人观点,与本网站立场无关,不对您构成任何投资、交易等方面的建议。用户应基于自己的独立判断,自行决定并承担相应风险。

      根据相关协议内容,第三方企业注册用户已知悉自身作为内容的发布者,需自行对所发表内容(如,字体、图片、文章内容等)负责,因所发表内容(如,字体、图片、文章内容等)等所引发的一切纠纷均由该内容的发布者(即,第三方企业注册用户)承担全部法律及连带责任。融合网不承担任何法律及连带责任。

      第三方企业注册用户在融合网相关栏目上所发布的涉嫌侵犯他人知识产权或其他合法权益的内容(如,字体、图片、文章内容等),经相关版权方、权利方等提供初步证据,融合网有权先行予以删除,并保留移交司法机关查处的权利。参照相应司法机关的查处结果,融合网对于第三方企业用户所发布内容的处置具有最终决定权。

      个人或单位如认为第三方企业注册用户在融合网上发布的内容(如,字体、图片、文章内容等)存在侵犯自身合法权益的,应准备好具有法律效应的证明材料,及时与融合网取得联系,以便融合网及时协调第三方企业注册用户并迅速做出相应处理工作。

      融合网联系方式:(一)、电话:(010)57722280;(二)、电子邮箱:2029555353@qq.com dwrh@dwrh.net

      对免责声明的解释、修改及更新权均属于融合网所有。

      关于我们 - 融合文化 - 媒体报道 - 在线咨询 - 网站地图 - TAG标签 - 联系我们
      Copyright © 2010-2020 融合网|DWRH.net 版权所有 联系邮箱:dwrh@dwrh.net 京公网安备 11011202002094号 京ICP备11014553号
      免费任你躁国语自产在线播放,亚洲黄色网,欧美肥胖老太bbw,欧美日韩无线码免费 网站地图